Circuito Integrado Dual J-K Flip Flop con Preset y Clear, 74LS112 TTL

Circuito Integrado TTL 74LS112  Flip-flop J-K negativo biestable T con funciones clear y preset Cuando las funciones de preset y clear están inactivos (alto), los datos a las entradas J y K que satisfacen los requisitos de tiempo de configuración se transfieren a las salidas en el borde con pendiente negativa del pulso de reloj. Reloj de activación se produce a un nivel de tensión y no está directamente relacionada con el tiempo de subida del pulso de reloj. Tras el intervalo de tiempo de espera, los datos a las entradas J y K pueden ser cambiados sin afectar los niveles en las salidas. Este versátil flip-flop puede funcionar como conmutador biestable atando J y K alta. El 74S112 se caracteriza para el funcionamiento de 0 a 70 ° C.Totalmente amortiguado para ofrecer el máximo aislamiento de perturbaciones externasCalidad y fiabilidadBúffer completo para ofrecer el máximo aislamiento de las perturbaciones externasAplicaciones: Comunicación y redEspecificaciones:Familia: LSTipo Flip-flop: JKTipo de disparo: Edge NegativoTipo de salida: Differential / ComplementariaTensión de alimentación mínima: 4.75 VTensión de alimentación máxima: 5.25 VRetardo de propagación: 15 nsFrecuencia: 30 MHzCorriente de salida: 8 mATemperatura de operación mínima: 0°CTemperatura de operación máxima: 70°CEncapsulado:  DIP16 pines